侵權投訴

FPGA時序案例分析之時鐘週期約束

39度創意研究所 2020-11-19 11:44 次閲讀

時鐘週期約束

時鐘週期約束,顧名思義,就是我們對時鐘的週期進行約束,這個約束是我們用的最多的約束了,也是最重要的約束。

下面我們講一些Vivado中時鐘約束指令。

1. Create_clock

在Vivado中使用create_clock來創建時鐘週期約束。使用方法為:

  create_clock -name  -period  -waveform { } [get_ports ]

這裏的時鐘必須是主時鐘primary clock,主時鐘通常有兩種情形:一種是時鐘由外部時鐘源提供,通過時鐘引腳進入FPGA,該時鐘引腳綁定的時鐘為主時鐘:另一種是高速收發器(GT)的時鐘RXOUTCLK或TXOUTCLK。對於7系列FPGA,需要對GT的這兩個時鐘手工約束:對於UltraScale FPGA,只需對GT的輸入時鐘約束即可,Vivado會自動對這兩個時鐘約束。

如何確定主時鐘是時鐘週期約束的關鍵,除了根據主時鐘的兩種情形判斷之外,還可以藉助Tcl腳本判斷。

在vivado自帶的example project裏面,打開CPU(HDL)的工程,如下圖所示。


把工程的xdc文件中,create_clock的幾項都註釋掉。這裏解釋下端口(Port)和管腳(Pin)。get_ports獲取的是FPGA的IO端口,get_pins獲取的是FPGA內部子模塊的Pin,具體的我們在第14講的Tcl命令中會講到。


再Open Synthesized Design或者Open Implementation Design,並通過以下兩種方式查看主時鐘。

  •   方式一

運行tcl指令report_clock_networks -name mainclock,顯示結果如下:


  •   方式二

運行tcl指令check_timing -override_defaults no_clock,顯示結果如下:


Vivado中的tcl命令行相當好用,有很多的功能,大家可以開始習慣用起來了。

對於高速收發器的時鐘,我們也以Vivado中的CPU example工程為例,看下Xilinx官方是怎麼約束的。

  # Define the clocks for the GTX blocks  create_clock -name gt0_txusrclk_i -period 12.8 [get_pins mgtEngine/ROCKETIO_WRAPPER_TILE_i/gt0_ROCKETIO_WRAPPER_TILE_i/gtxe2_i/TXOUTCLK]  create_clock -name gt2_txusrclk_i -period 12.8 [get_pins mgtEngine/ROCKETIO_WRAPPER_TILE_i/gt2_ROCKETIO_WRAPPER_TILE_i/gtxe2_i/TXOUTCLK]  create_clock -name gt4_txusrclk_i -period 12.8 [get_pins mgtEngine/ROCKETIO_WRAPPER_TILE_i/gt4_ROCKETIO_WRAPPER_TILE_i/gtxe2_i/TXOUTCLK]  create_clock -name gt6_txusrclk_i -period 12.8 [get_pins mgtEngine/ROCKETIO_WRAPPER_TILE_i/gt6_ROCKETIO_WRAPPER_TILE_i/gtxe2_i/TXOUTCLK]

當系統中有多個主時鐘,且這幾個主時鐘之間存在確定的相位關係時,需要用到-waveform參數。如果有兩個主時鐘,如下圖所示。


則時鐘約束為:

  create_clock -name clk0 -period 10.0 -waveform {0 5} [get_ports clk0]  create_clock -name clk1 -period 8.0 -waveform {2 8} [get_ports clk1]

約束中的數字的單位默認是ns,若不寫wavefrom參數,則默認是佔空比為50%且第一個上升沿出現在0時刻。使用report_clocks指令可以查看約束是否生效。還是上面的CPU的例子,把約束都還原到最初的狀態。執行report_clocks後,如下所示,我們只列出其中幾項內容。

  Clock Report    Clock           Period(ns)  Waveform(ns)    Attributes  Sources  sysClk          10.000      {0.000 5.000}   P           {sysClk}  gt0_txusrclk_i  12.800      {0.000 6.400}   P           {mgtEngine/ROCKETIO_WRAPPER_TILE_i/gt0_ROCKETIO_WRAPPER_TILE_i/gtxe2_i/TXOUTCLK}  ...      ====================================================  Generated Clocks  ====================================================    Generated Clock   : clkfbout  Master Source     : clkgen/mmcm_adv_inst/CLKIN1  Master Clock      : sysClk  Multiply By       : 1  Generated Sources : {clkgen/mmcm_adv_inst/CLKFBOUT}    Generated Clock   : cpuClk_4  Master Source     : clkgen/mmcm_adv_inst/CLKIN1  Master Clock      : sysClk  Edges             : {1 2 3}  Edge Shifts(ns)   : {0.000 5.000 10.000}  Generated Sources : {clkgen/mmcm_adv_inst/CLKOUT0}  ...

一般來講,我們的輸入時鐘都是差分的,此時我們只對P端進行約束即可。如果同時約束了P端和N端,通過report_clock_interaction命令可以看到提示unsafe。這樣既會增加內存開銷,也會延長編譯時間。

2. create_generated_clock

其使用方法為:

  create_generated_clock -name  /                         -source  /                         -multiply_by  /                         -divide_by  /                         -master_clock  /                         

從名字就能看出來,這個是約束我們在FPGA內部產生的衍生時鐘, 所以參數在中有個-source,就是指定這個時鐘是從哪裏來的,這個時鐘叫做master clock,是指上級時鐘,區別於primary clock。

它可以是我們上面講的primary clock,也可以是其他的衍生時鐘。該命令不是設定週期或波形,而是描述時鐘電路如何對上級時鐘進行轉換。

這種轉換可以是下面的關係:
 - 簡單的頻率分頻
 - 簡單的頻率倍頻
 - 頻率倍頻與分頻的組合,獲得一個非整數的比例,通常由MMCM或PLL完成
 - 相移或波形反相
 - 佔空比改變
 - 上述所有關係的組合

衍生時鐘又分兩種情況:
① Vivado自動推導的衍生時鐘
② 用户自定義的衍生時鐘

首先來看第一種,如果使用PLL或者MMCM,則Vivado會自動推導出一個約束。大家可以打開Vivado中有個叫wavegen的工程,在這個工程中,輸入時鐘經過PLL輸出了2個時鐘,如下圖所示。


但在xdc文件中,並未對這2個輸出時鐘進行約束,只對輸入的時鐘進行了約束,若我們使用report_clocks指令,則會看到:


注:有三個約束是因為PLL會自動輸出一個反饋時鐘

自動推導的好處在於當MMCM/PLL/BUFR的配置改變而影響到輸出時鐘的頻率和相位時,用户無需改寫約束,Vivado仍然可以自動推導出正確的頻率/相位信息。劣勢在於,用户並不清楚自動推導出的衍生鐘的名字,當設計層次改變時,衍生鐘的名字也有可能改變。但由於該衍生時鐘的約束並非我們自定義的,因此可能會沒有關注到它名字的改變,當我們使用者這些衍生時鐘進行別的約束時,就會出現錯誤。

解決辦法是用户自己手動寫出自動推導的衍生時鐘的名字,也僅僅寫出名字即可,其餘的不寫。如下所示。

  create_generated_clock -name  /                         -source 

這一步很容易會被提示critical warning,其實有個很簡單的方法,就是name和source都按照vivado中生成的來。具體我們到後面的例子中會講到。

3. set_clock_groups

使用方法為:

  set_clock_groups -asynchronous -group  -group    set_clock_groups -physically_exclusive  -group  -group 

這個約束常用的方法有三種,第一種用法是當兩個主時鐘是異步關係時,使用asynchronous來指定。這個在我們平時用的還是比較多的,一般稍微大點的工程,都會出現至少兩個主時鐘,而且這兩個時鐘之間並沒有任何的相位關係,這時就要指定:

  create_clock -period 10 -name clk1 [get_ports clk1]  create_clock -period 8 -name clk2 [get_ports clk2]  set_clock_groups -asynchronous -group clk1 -group clk2

第二種用法是當我們需要驗證同一個時鐘端口在不同時鐘頻率下能否獲得時序收斂時使用。比如有兩個異步主時鐘clk1和clk2,需要驗證在clk2頻率為100MHz,clk1頻率分別為50MHz、100MHz和200MHz下的時序收斂情況,我們就可以這樣寫。

  create_clock -name clk1A -period 20.0 [get_ports clk1]  create_clock -name clk1B -period 10.0 [get_ports clk1] -add  create_clock -name clk1C -period 5.0  [get_ports clk1] -add   create_clock -name clk2 -period 10.0 [get_ports clk2]  set_clock_groups -physically_exclusive -group clk1A -group clk1B -group clk1C  set_clock_groups -asynchronous -group "clk1A clk1B clk1C" -group clk2

第三種用法就是當我們使用BUFGMUX時,會有兩個輸入時鐘,但只會有一個時鐘被使用。比如MMCM輸入100MHz時鐘,兩個輸出分別為50MHz和200MHz,這兩個時鐘進入了BUFGMUX,如下圖所示。


在這種情況下,我們需要設置的時序約束如下:

  set_clock_groups -logically_exclusive /  -group [get_clocks -of [get_pins inst_mmcm/inst/mmcm_adv_inst/CLKOUT0]] /  -group [get_clocks -of [get_pins inst_mmcm/inst/mmcm_adv_inst/CLKOUT1]]

4. 創建虛擬時鐘

虛擬時鐘通常用於設定對輸入和輸出的延遲約束,這個約束其實是屬於IO約束中的延遲約束,之所以放到這裏來講,是因為虛擬時鐘的創建,用到了本章節講的一些理論。虛擬時鐘和前面講的延遲約束的使用場景不太相同。顧名思義,虛擬時鐘,就是沒有與之綁定的物理管腳。

虛擬時鐘主要用於以下三個場景:
  •   外部IO的參考時鐘並不是設計中的時鐘

  •   針對I/O指定不同的jitter和latency

簡而言之,之所以要創建虛擬時鐘,對於輸入來説,是因為輸入到FPGA數據的捕獲時鐘是FPGA內部產生的,與主時鐘頻率不同;或者PCB上有Clock Buffer導致時鐘延遲不同。對於輸出來説,下游器件只接收到FPGA發送過去的數據,並沒有隨路時鐘,用自己內部的時鐘去捕獲數據。

如下圖所示,在FPGA的A和B端口分別有兩個輸入,其中捕獲A端口的時鐘是主時鐘,而捕獲B端口的時鐘是MMCM輸出的衍生時鐘,而且該衍生時鐘與主時鐘的頻率不是整數倍關係。


這種情況下時序約束如下:

  create_clock -name sysclk -period 10 [get_ports clkin]  create_clock -name virclk -period 6.4  set_input_delay 2 -clock sysclk [get_ports A]  set_input_delay 2 -clock virclk [get_ports B]

可以看到,創建虛擬時鐘用的也是create_clock約束,但後面並沒有加get_ports參數,因此被稱為虛擬時鐘。

再舉個輸出的例子,我們常用的UART和SPI,當FPGA通過串口向下遊器件發送數據時,僅僅發過去了uart_tx這個數據,下游器件通過自己內部的時鐘去捕獲uart_tx上的數據,這就需要通過虛擬時鐘來約束;而當FPGA通過SPI向下遊器件發送數據時,會發送sclk/sda/csn三個信號,其中sclk就是sda的隨路時鐘,下游器件通過sclk去捕獲sda的數據,而不是用自己內部的時鐘,這是就不需要虛擬時鐘,直接使用set_output_delay即可。

注意,虛擬時鐘必須在約束I/O延遲之前被定義。

5. 最大最小延遲約束

顧名思義,就是設置路徑的max/min delay,主要應用場景有兩個:
  •  輸入管腳的信號經過組合邏輯後直接輸出到管腳
  •  異步電路之間的最大最小延遲


設置方式為:

  set_max_delay  [-datapath_only] [-from ][-to ][-through ]  set_min_delay  [-from ] [-to ][-through ]

max/min delay的約束平時用的相對少一些,因為在跨異步時鐘域時,我們往往會設置asynchronous或者false_path。對於異步時鐘,我們一般都會通過設計來保證時序能夠收斂,而不是通過時序約束來保證。

編輯:hfy
收藏 人收藏
分享:

評論

相關推薦

ASIC和FPGA有什麼區別

  1、概念區別:   ASIC(專用集成電路)是一種在設計時就考慮了設計用途的IC。   FPGA(現場可編程門陣列)也...
發表於 12-01 17:41 0次 閲讀
ASIC和FPGA有什麼區別

基於EP2C8Q208C7和AD9858實現雷達信號源的應用方案

一般的雷達信號源實現主要有三種方式:第一種方式是採用DDS和MCU控制器件結合的方式;第二種是DDS....
發表於 12-01 10:13 81次 閲讀
基於EP2C8Q208C7和AD9858實現雷達信號源的應用方案

芯片製作的故障仿真PDF文件免費下載

• 定義:仿真是指對設計及其功能、性能的建模 • 軟件仿真器是EDA軟件,也有硬件仿真器,基於大規模....
發表於 12-01 08:00 26次 閲讀
芯片製作的故障仿真PDF文件免費下載

如何實現光纖陀螺慣導系統FPGA接口的設計

採用光纖陀螺的捷聯慣性導航系統是一種極具發展潛力的導航系統,對於其核心部件的光纖陀螺,尤其是中高精度....
發表於 12-01 02:44 3次 閲讀
如何實現光纖陀螺慣導系統FPGA接口的設計

FPGA的設計流程

  FPGA的設計流程就是利用EDA開發軟件和編程工具對FPGA芯片進行開發的過程。FPGA的開發流程一般如圖1-10所示,...
發表於 11-30 16:22 101次 閲讀
FPGA的設計流程

基於FPGA的DSP技術實現伺服控制器的應用方案與設計

介紹了一種用基於FPGA的DSP技術來設計電液伺服系統控制器的方法。該方法克服了傳統伺服控制器的一些....
發表於 11-30 14:02 135次 閲讀
基於FPGA的DSP技術實現伺服控制器的應用方案與設計

FPGA知識詳解之基礎篇的技術分享

上海潤欣科技股份有限公司創研社 1.Verilog基礎語法 1.1 可綜合模塊 以module為單元....
的頭像 潤欣科技Fortune 發表於 11-30 11:37 803次 閲讀
FPGA知識詳解之基礎篇的技術分享

FPGA技術分享:FPGA雜記之基礎篇

上海潤欣科技股份有限公司創研社 Verilog基礎語法 1.1 可綜合模塊 以module為單元,具....
的頭像 潤欣科技Fortune 發表於 11-30 11:31 95次 閲讀
FPGA技術分享:FPGA雜記之基礎篇

採用FPGA芯片EPM7032和VHDL語言實現自動交通系統的應用方案

隨着微電子技術的迅猛發展,可編程邏輯器件從20世紀70年代發展至今,其結構、工藝、集成度、功能、速度....
發表於 11-30 10:10 96次 閲讀
採用FPGA芯片EPM7032和VHDL語言實現自動交通系統的應用方案

紫光同創:正在研發28nm、40nm系列新產品

近日,紫光同創在接受天風證券調研時對外表示,公司FPGA產品已經應用於通信領域,主要應用場景有2G語....
的頭像 我快閉嘴 發表於 11-30 09:25 224次 閲讀
紫光同創:正在研發28nm、40nm系列新產品

帶大家一起體驗一下Vivado的ECO流程

這裏帶大家一起體驗一下Vivado 的ECO流程,以vivado自帶的Example Design為....
的頭像 FPGA之家 發表於 11-29 11:04 84次 閲讀
帶大家一起體驗一下Vivado的ECO流程

FPGA設計的8大重要知識點

要求一個同時具備設計面積最小、運行頻率最高是不現實的。更科學的設計目標應該是在滿足設計時序要求(包括....
的頭像 FPGA之家 發表於 11-29 10:58 278次 閲讀
FPGA設計的8大重要知識點

英特爾軟件佈局的三大策略

幾年前,英特爾啓動了“以數據為中心”的轉型,這是一場自我革命的戰役,而戰役背後的六大祕密武器起到了關....
的頭像 我快閉嘴 發表於 11-28 10:55 1200次 閲讀
英特爾軟件佈局的三大策略

基於Verilog硬件描述語言實現SHA-1算法的設計

單向散列函數是密碼學中一種重要的工具,它可以將一個較長的位串映射成一個較短的位串,同時它的逆函數很難....
的頭像 電子設計 發表於 11-28 10:16 494次 閲讀
基於Verilog硬件描述語言實現SHA-1算法的設計

FPGA在醫療設備中有什麼樣的作用

FPGA(現場可編輯門陣列)作為賽靈思(Xilinx)的一項重要發明,以其可編程和靈活性著稱。起初,....
的頭像 Wildesbeast 發表於 11-28 10:01 365次 閲讀
FPGA在醫療設備中有什麼樣的作用

使用多種EDA工具實現FPGA設計流程的詳細資料説明

本文介紹了FPGA的完整設計流程,其中包括電路設計與輸入、功能仿真、綜合優化、綜合後仿真、實現與佈局....
發表於 11-27 17:57 63次 閲讀
使用多種EDA工具實現FPGA設計流程的詳細資料説明

你要的C6678+K7視頻採集處理方案,這裏全都有!內含源碼!!!

在Kintex-7 FPGA上搭建MicroBlaze軟核,並由MicroBlaze配置PAL視頻模....
發表於 11-27 17:01 293次 閲讀
你要的C6678+K7視頻採集處理方案,這裏全都有!內含源碼!!!

高雲半導體:打破國產汽車級FPGA芯片的空白

2021中國IC風雲榜“年度新鋭公司”徵集現已啓動!入圍標準要求為營收過億元的未上市、未進入IPO輔....
的頭像 我快閉嘴 發表於 11-27 15:09 395次 閲讀
高雲半導體:打破國產汽車級FPGA芯片的空白

FPGA基礎篇:Verilog基礎語法

可綜合模塊最終生成的bit文件會燒錄進芯片運行,而仿真模塊編譯過後是在仿真軟件(例如modelsim....
發表於 11-27 14:27 283次 閲讀
FPGA基礎篇:Verilog基礎語法

在醫療設備中,FPGA能用在什麼地方

FPGA(現場可編輯門陣列)作為賽靈思(Xilinx)的一項重要發明,以其可編程和靈活性著稱。起初,....
的頭像 Les 發表於 11-27 11:29 449次 閲讀
在醫療設備中,FPGA能用在什麼地方

電源管理芯片市場再起風雲

近日,IC設計廠商聯發科通過旗下立錡斥資8500萬美元收購英特爾旗下Enpirion電源管理芯片產品....
的頭像 我快閉嘴 發表於 11-27 10:52 471次 閲讀
電源管理芯片市場再起風雲

Xilinx FPGA設計進階(提高篇)

發表於 11-27 10:00 202次 閲讀
Xilinx FPGA設計進階(提高篇)

FPGA器件在醫療領域的應用分類

FPGA(現場可編輯門陣列)作為賽靈思(Xilinx)的一項重要發明,以其可編程和靈活性著稱。起初,....
發表於 11-27 09:38 289次 閲讀
FPGA器件在醫療領域的應用分類

電路設計經常會出現的八大誤區詳細説明

我們常常會發現,自己想當然的一些規則或道理往往會存在一些差錯。電子工程師在電路設計中也會有這樣的例子....
發表於 11-27 08:00 117次 閲讀
電路設計經常會出現的八大誤區詳細説明

ACAP的主要架構創新解析

2019年“國際研討會”上,發表了兩篇長論文,詳細介紹了“自適應計算加速平台”ACAP的系統架構和技術細節。本文將對ACAP...
發表於 11-27 07:30 0次 閲讀
ACAP的主要架構創新解析

芯華章發佈高性能多功能可編程適配解決方案“靈動”

2020年11月26日,EDA(電子設計自動化)智能軟件和系統領先企業芯華章今日發佈高性能多功能可編....
的頭像 我快閉嘴 發表於 11-26 12:27 409次 閲讀
芯華章發佈高性能多功能可編程適配解決方案“靈動”

一種基於DSP與FPGA實現場發射平板顯示器視頻信號處理系統的方案

發表於 11-26 11:42 606次 閲讀
一種基於DSP與FPGA實現場發射平板顯示器視頻信號處理系統的方案

基於APEX20K和ARM7 TDMI-S微處理器實現通用智能傳感器IP核的設計

設置數據通信接口主要是考慮芯片還可以同外部CPU或網絡構成更加複雜的測控系統。為了方便芯片的設計,節....
的頭像 電子設計 發表於 11-26 10:11 1102次 閲讀
基於APEX20K和ARM7 TDMI-S微處理器實現通用智能傳感器IP核的設計

基於FPGA Virtex-4器件實現直接時鐘控制技術方案的設計

大多數存儲器接口都是源同步接口,從外部存儲器器件傳出的數據和時鐘/ 選通脈衝是邊沿對齊的。在 Vir....
發表於 11-26 10:01 214次 閲讀
基於FPGA Virtex-4器件實現直接時鐘控制技術方案的設計

如何移植一個CNN神經網絡到FPGA中?

訓練一個神經網絡並移植到Lattice FPGA上,通常需要開發人員既要懂軟件又要懂數字電路設計,是個不容易的事。好在FPGA廠...
發表於 11-26 07:46 0次 閲讀
如何移植一個CNN神經網絡到FPGA中?

請問FPGA在人工智能時代有哪些獨特的優勢?

  什麼是暗硅效應   FPGA:解決暗硅效應的有效途徑   使用FPGA的獨特優勢是什麼   什麼是Catapult項目   ...
發表於 11-26 06:36 0次 閲讀
請問FPGA在人工智能時代有哪些獨特的優勢?

快速簡單的FPGA異構計算

發表於 11-25 18:00 43次 閲讀
快速簡單的FPGA異構計算

基於可編程邏輯器件和IPX2805實現SPI4.2接口電路的設計

SPI-4.2(System Packet Interface)是 OIF(Optical Inte....
發表於 11-25 17:19 541次 閲讀
基於可編程邏輯器件和IPX2805實現SPI4.2接口電路的設計

FPGA加速的厲害之處在哪裏?

轟轟烈烈的雙十一落下了帷幕,2020年的雙十一成績依舊斐然。天貓11月11日0點剛過,天貓雙11的訂....
的頭像 EDA365 發表於 11-25 11:17 299次 閲讀
FPGA加速的厲害之處在哪裏?

MCU在邊緣和節點設計中實現AI功能的三種方法詳細説明

AI:Artificial Intelligence,即人工智能。 AI 與我們息息相關,手機導航、....
發表於 11-25 09:39 30次 閲讀
MCU在邊緣和節點設計中實現AI功能的三種方法詳細説明

fpga程序燒寫問題

各位大佬,我自己做的一個板子用的是ep4ce15m8i7芯片,在使用JTAG燒寫的時候提示Error (209014): CONF_DONE pin ...
發表於 11-25 08:44 226次 閲讀
fpga程序燒寫問題

基於ARM和FPGA的微加速度計數據採集設計方案

加速度計是一種應用十分廣泛的慣性,它可以用來測量運動系統的加速度。目前的加速度計大多采用微機電技術(MEMS)進行設計和...
發表於 11-25 06:17 0次 閲讀
基於ARM和FPGA的微加速度計數據採集設計方案

FPGA技術的學習課件免費下載

硬件版圖如何設計選擇哪些芯片1,常用芯片的功能和電氣特性都很熟悉設計電路原理圖2,個別功能不知道需要....
發表於 11-24 18:08 120次 閲讀
FPGA技術的學習課件免費下載

Intel付得起xPU的鉅額尾款嗎?

一波還未平息,一波再起,Intel繼續擴張其xPU陣營! 上回,筆者説道Intel正在利用xPU+o....
的頭像 璟琰乀 發表於 11-24 16:52 521次 閲讀
Intel付得起xPU的鉅額尾款嗎?

華為FPGA設計規範

發表於 11-24 14:42 202次 閲讀
華為FPGA設計規範

基於可編程邏輯器件實現八位微處理器軟核的設計

SoC(SystemonaChip)以其高集成度,低功耗等優點越來越受歡迎。開發人員不必從單個邏輯門....
發表於 11-24 14:37 412次 閲讀
基於可編程邏輯器件實現八位微處理器軟核的設計

開關應用中的瞬變和EMI噪聲怎麼樣才能減輕

設計電源是一件複雜的事情。如今,電能的來源多種多樣,我們也越來越不能忽視對這些寶貴能源進行有效的管理....
發表於 11-23 14:34 21次 閲讀
開關應用中的瞬變和EMI噪聲怎麼樣才能減輕

如何實現FPGA構建環境的自動化

與此同時,MLE 也面向 PetaLinux 和賽靈思軟件開發套件 (XSDK) 發佈了一套易用型 ....
的頭像 圓通香港集運網工程師 發表於 11-20 16:47 291次 閲讀
如何實現FPGA構建環境的自動化

FPGA有五大熱點市場,65nm產品組合發揮效益

業界湧現的大量發展趨勢暗示着我們已經發展到了一個關鍵點。例如,在通信領域,世界上很多系統和基礎設備公....
的頭像 圓通香港集運網工程師 發表於 11-20 16:43 269次 閲讀
FPGA有五大熱點市場,65nm產品組合發揮效益

從SWOT分析當前國內發展FPGA的前景

總體來看,雖然目前中國在FPGA這個領域比國外的主流廠商還存在很大差距,但是考慮到中國經濟的發展和綜....
的頭像 圓通香港集運網工程師 發表於 11-20 16:30 341次 閲讀
從SWOT分析當前國內發展FPGA的前景

FPGA從幕前走向幕後成為輔助運算的角色

而與FPGA相對的,就是不可編程的芯片方案,這也是市場的主流形式,就是所謂的ASIC(Applica....
的頭像 圓通香港集運網工程師 發表於 11-20 16:24 327次 閲讀
FPGA從幕前走向幕後成為輔助運算的角色

《基於FPGA的IIC設計》

A0,A1,A2 為 24LC64 的片選信號,由於 IIC 總線可以掛載多個 IIC 接口器件,所....
的頭像 圓通香港集運網工程師 發表於 11-20 16:21 279次 閲讀
《基於FPGA的IIC設計》

基於FPGA的視覺、聽覺誘發電位系統的設計

本文中的誘發腦電位在醫學診斷和治療領域有着重要的地位,如今,隨着理論的成熟和科技的進步,越來越多的技....
的頭像 圓通香港集運網工程師 發表於 11-20 16:17 254次 閲讀
基於FPGA的視覺、聽覺誘發電位系統的設計

Xilinx始終保持着全球FPGA的霸主地位,難以撼動!

由於Xilinx器件是隻需要進行編程的標準部件,客户不需要像採用固定邏輯芯片時那樣等待樣品或者付出巨....
的頭像 OpenFPGA 發表於 11-20 11:47 454次 閲讀
Xilinx始終保持着全球FPGA的霸主地位,難以撼動!

用Tcl實現Vivado設計全流程

設置芯片型號,設置源文件位置,設置生成文件位置,添加設計源文件,流程命令,生成網表文件,設計分析,生....
的頭像 Lauren的FPGA 發表於 11-20 10:56 237次 閲讀
用Tcl實現Vivado設計全流程

FPGA零基礎並不是你想的那樣,門檻不低

FPGA是有門檻的,零基礎並不是你想的那樣,而且門檻不低的! 本篇給非電子類專業或者非技術行出身想要....
的頭像 圓通香港集運網工程師 發表於 11-20 09:58 325次 閲讀
FPGA零基礎並不是你想的那樣,門檻不低

為什麼FPGA主頻比CPU慢,但卻可以用來幫CPU做加速

我們知道,FPGA的頻率一般只有幾百MHz,而CPU的頻率卻高達數GHz。那麼,有不少網友心中就有一....
的頭像 圓通香港集運網工程師 發表於 11-20 09:56 269次 閲讀
為什麼FPGA主頻比CPU慢,但卻可以用來幫CPU做加速

5G時代,英特爾如何助力網絡轉型

11月18日,2020英特爾FPGA技術大會(IFTD)以線上溝通形式召開,大會期間英特爾推出FPG....
的頭像 圓通香港集運網工程師 發表於 11-20 09:51 377次 閲讀
5G時代,英特爾如何助力網絡轉型

fpga開發流程攻略與fpga器件選型七大原則分享

主要的FPGA供應商有賽靈思公司、Altera公司、Lattic公司和Actel公司等,FPGA的發....
發表於 11-19 15:39 780次 閲讀
fpga開發流程攻略與fpga器件選型七大原則分享

如何才能減輕開關應用中的瞬變和EMI噪聲

設計電源是一件複雜的事情。如今,電能的來源多種多樣,我們也越來越不能忽視對這些寶貴能源進行有效的管理....
發表於 11-19 15:23 41次 閲讀
如何才能減輕開關應用中的瞬變和EMI噪聲

英特爾數字化戰略落地加速!重磅發佈eASIC N5X和FPGA開發堆棧

11月18日上午,在英特爾FPGA技術大會上,英特爾發佈了AI領域的兩款重磅產品,一是最新的英特爾開....
的頭像 章鷹 發表於 11-19 14:49 2314次 閲讀
英特爾數字化戰略落地加速!重磅發佈eASIC N5X和FPGA開發堆棧

英特爾今日起發佈開放式 FPGA 堆棧

除了剛剛介紹的 eASIC N5X 解決方案,英特爾還在今天的 FPGA 技術日活動上宣佈了開放式 ....
的頭像 如意 發表於 11-18 17:29 461次 閲讀
英特爾今日起發佈開放式 FPGA 堆棧

使用FPGA實現乒乓球遊戲的論文説明

 ball 是模擬乒乓球行進路徑的發光管亮燈控制模塊,在遊戲中,以一排發光管交替發光指示乒乓球的行進....
發表於 11-18 17:18 65次 閲讀
使用FPGA實現乒乓球遊戲的論文説明

2020全球高科技領袖論壇——全球CEO峯會&全球分銷與供應鏈領袖峯會

全球電子成就獎(WEAA)旨在評選並表彰對推動全球電子產業創新做出傑出貢獻的企業和管理者,對獲獎公司....
的頭像 Microchip微芯 發表於 11-18 16:08 450次 閲讀
2020全球高科技領袖論壇——全球CEO峯會&全球分銷與供應鏈領袖峯會

全新英特爾開放式FPGA開發堆棧使定製平台開發變得更輕鬆

通過可拓展的硬件,以及可訪問的git源代碼庫的軟件框架,英特爾®開放式FPGA開發堆棧(英特爾®OF....
發表於 11-18 15:35 744次 閲讀
全新英特爾開放式FPGA開發堆棧使定製平台開發變得更輕鬆

TMP411 ±1°C Programmable Remote/Local Digital Out Temperature Sensor

TMP411設備是一個帶有內置本地温度傳感器的遠程温度傳感器監視器。遠程温度傳感器,二極管連接的晶體管通常是低成本,NPN或PNP型晶體管或二極管,是微控制器,微處理器或FPGA的組成部分。 遠程精度為±1 °C適用於多個設備製造商,無需校準。雙線串行接口接受SMBus寫字節,讀字節,發送字節和接收字節命令,以設置報警閾值和讀取温度數據。 TMP411器件中包含的功能包括:串聯電阻取消,可編程非理想因子,可編程分辨率,可編程閾值限制,用户定義的偏移寄存器,用於最大精度,最小和最大温度監視器,寬遠程温度測量範圍(高達150°C),二極管故障檢測和温度警報功能。 TMP411器件採用VSSOP-8和SOIC-8封裝。 特性 ±1°C遠程二極管傳感器 ±1°C本地温度傳感器 可編程非理想因素 串聯電阻取消 警報功能 系統校準的偏移寄存器 與ADT7461和ADM1032兼容的引腳和寄存器 可編程分辨率:9至12位 可編程閾值限...
發表於 09-19 16:35 223次 閲讀
TMP411 ±1°C Programmable Remote/Local Digital Out Temperature Sensor

TMP468 具有引腳可編程的總線地址的高精度遠程和本地温度傳感器

TMP468器件是一款使用雙線制SMBus或I 2 C兼容接口的多區域高精度低功耗温度傳感器。除了本地温度外,還可以同時監控多達八個連接遠程二極管的温度區域。聚合系統中的温度測量可通過縮小保護頻帶提升性能,並且可以降低電路板複雜程度。典型用例為監測服務器和電信設備等複雜系統中不同處理器(如MCU,GPU和FPGA)的温度。該器件將諸如串聯電阻抵消,可編程非理想性因子,可編程偏移和可編程温度限值等高級特性完美結合,提供了一套精度和抗擾度更高且穩健耐用的温度監控解決方案。 八個遠程通道(以及本地通道)均可獨立編程,設定兩個在測量位置的相應温度超出對應值時觸發的閾值。此外,還可通過可編程遲滯設置避免閾值持續切換。 TMP468器件可提供高測量精度(0.75°C)和測量分辨率(0.0 625°C)。該器件還支持低電壓軌(1.7V至3.6V)和通用雙線制接口,採用高空間利用率的小型封裝(3mm×3mm或1.6mm×1.6mm),可在計算系統中輕鬆集成。遠程結支持-55°C至+ 150°C的温度範圍。 特性 8通道遠程二極管温度傳感器精度:±0.75&...
發表於 09-18 16:05 148次 閲讀
TMP468 具有引腳可編程的總線地址的高精度遠程和本地温度傳感器